INTEL 4004 [INTEL / November 15, 1971]

 

인텔 4004는 1971년 인텔 코퍼레이션에서 출시된 4비트 중앙 처리 장치(CPU)이다. 당시 가격은 60달러(2023년 기준 약 450달러)였으며, 상업적으로 생산된 최초의 마이크로프로세서였다. 이는 인텔 CPU의 긴 계보의 시작이었다.

4004는 대규모 집적의 첫 번째 중요한 예로, MOS 실리콘 게이트 기술(SGT)의 우수성을 보여주었다. 기존 기술과 비교하여 동일한 칩 면적에 두 배의 트랜지스터를 통합하고 다섯 배의 작동 속도를 구현했다. 이 성능 향상 덕분에 단일 칩 CPU가 가능해졌고, 기존의 다중 칩 CPU를 대체했다. 혁신적인 4004 칩 설계는 복잡한 논리 및 메모리 회로에 SGT를 사용하는 방법을 모델로 제시하여 세계 반도체 산업의 SGT 채택을 가속화했다. 페어차일드에서 원래 SGT를 개발한 사람은 페데리코 파진으로, 그는 새로운 기술을 사용한 최초의 상업용 집적 회로(IC)를 설계하여 아날로그/디지털 응용 분야에서의 우수성을 입증했다(1968년 페어차일드 3708). 이후 그는 인텔에서 SGT를 사용하여 4004를 만들기 위해 전례 없는 통합을 달성했다.

이 프로젝트는 1969년 부시컴 코퍼레이션이 전자 계산기를 위한 7개의 칩 패밀리를 설계해 달라고 인텔에 요청하면서 시작되었다. 이 중 세 개는 다양한 계산기를 만들기 위해 특화된 CPU였다. CPU는 시프트 레지스터에 저장된 데이터와 ROM(읽기 전용 메모리)에 저장된 명령어를 기반으로 했다. 세 개의 칩 CPU 논리 설계의 복잡성으로 인해 마르시안 호프는 RAM(랜덤 액세스 메모리)에 저장된 데이터를 기반으로 한 보다 전통적인 CPU 아키텍처를 제안했다. 이 아키텍처는 훨씬 간단하고 범용적이었으며 단일 칩에 통합될 가능성이 있어 비용을 줄이고 속도를 향상시킬 수 있었다. 설계는 1970년 4월 파진의 지휘 아래 시작되었으며, 마사토시 시마가 아키텍처와 논리 설계에 기여했다. 완전한 작동 4004의 첫 번째 납품은 1971년 3월 부시컴의 141-PF 프린팅 계산기 엔지니어링 프로토타입에 이루어졌으며, 현재 캘리포니아 마운틴 뷰의 컴퓨터 역사 박물관에 전시되어 있다. 일반 판매는 1971년 7월에 시작되었다.

페어차일드 반도체에서 일하면서 파진이 개발한 여러 혁신 덕분에 4004를 단일 칩으로 생산할 수 있었다. 주요 개념은 금속 대신 폴리실리콘으로 만든 셀프 얼라인드 게이트를 사용하는 것이었으며, 이는 구성 요소를 훨씬 더 가깝게 배치하고 더 높은 속도로 작동할 수 있게 했다. 4004를 가능하게 하기 위해 파진은 실리콘 게이트로는 불가능하다고 여겨졌던 "부트스트랩 로드"와 금속을 사용하지 않고 트랜지스터의 소스와 드레인에 실리콘 게이트를 직접 연결할 수 있는 "매립 접촉"을 개발했다. 이 혁신들은 회로 밀도를 두 배로 늘리고 비용을 절반으로 줄여 단일 칩에 2,300개의 트랜지스터를 포함하고 이전의 알루미늄 게이트를 사용하는 MOS 기술보다 다섯 배 빠르게 작동할 수 있게 했다.

4004 설계는 1974년 파진에 의해 인텔 4040으로 개선되었다. 명명법은 8비트 설계인 인텔 8008과 8080으로 계속되었다.

1969년 4월, 부시컴은 인텔에 전자 계산기를 위한 새로운 설계를 요청했다. 그들은 세계 최초의 탁상용 프로그래머블 계산기 중 하나인 1965년 올리베티 프로그램마 101의 아키텍처를 기반으로 설계를 진행했다. 주요 차이점은 부시컴 설계가 개별 구성 요소로 가득 찬 인쇄 회로 기판을 대체하기 위해 집적 회로를 사용하고, 101의 비용이 많이 드는 자기 변형 와이어 대신 고체 상태 시프트 레지스터를 메모리로 사용할 것이라는 점이었다.

이전의 계산기 설계와 달리 부시컴은 저가형 데스크탑 프린팅 계산기에 도입한 후 현금 등록기 및 자동 현금 인출기와 같은 다른 역할에 동일한 설계를 사용할 목표로 범용 프로세서 개념을 개발했다. 회사는 이미 TTL 소규모 통합 논리 IC를 사용한 계산기를 생산했으며, 인텔의 중간 규모 통합(MSI) 기술을 사용하여 칩 수를 줄이는 데 관심이 있었다.

인텔은 최근에 고용된 마르시안 호프를 두 회사 간의 연락 담당자로 지정했다. 6월 말, 부시컴의 엔지니어 세 명, 마사토시 시마와 그의 동료 마스다와 타카야마가 인텔을 방문하여 설계를 소개했다. 호프는 엔지니어들과의 연락 담당자로만 지정되었지만, 개념을 연구하기 시작했다. 그들의 초기 제안에는 프로그램 제어, 산술 장치(ALU), 타이밍, 프로그램 ROM, 임시 메모리를 위한 시프트 레지스터, 프린터 컨트롤러 및 입출력 제어를 위한 7개의 IC가 포함되었다.

호프는 칩 수와 칩 간의 필요한 상호 연결이 부시컴의 가격 목표를 달성하기 어렵게 만들 것이라고 우려했다. 칩을 결합하면 복잡성과 비용이 줄어들 것이다. 그는 또한 여전히 작은 인텔이 동시에 7개의 별도 칩을 만들기에는 설계 인력이 충분하지 않을 것이라고 우려했다. 그는 이러한 우려를 상부 경영진에게 제기했으며, CEO인 밥 노이스는 다른 접근 방식이 가능해 보이면 지원하겠다고 말했다.

간소화된 설계
부시컴 설계의 핵심 개념은 프로그램 제어와 ALU가 계산기 시장에만 국한되지 않았다는 것이다. ROM에 있는 프로그램이 이를 계산기로 변환했다. 원래 아이디어는 회사가 시프트 레지스터 RAM과 프로그램 ROM의 양을 다르게 하여 동일한 칩을 사용하여 다양한 계산기를 생산할 수 있다는 것이었다. 호프는 부시컴의 명령어 세트 아키텍처가 범용 컴퓨터와 매우 유사하다는 점에 주목했다. 그는 진정한 범용 프로세서를 저렴하게 만들어 계산기에 사용할 수 있을지 고민하기 시작했다. 나중에 첫 마이크로프로세서의 아키텍처에 대한 아이디어를 어디서 얻었냐는 질문에 호프는 "영국의 트랙터 회사"인 플레시가 스탠포드에 미니컴퓨터를 기증했으며, 그가 거기서 "조금 가지고 놀았다"고 말했다. 타다시 사사키는 계산기를 네 부분으로 나누는 아이디어를 일본에서 열린 브레인스토밍 회의에 참석한 나라 여자 대학의 이름 없는 여성에게 돌렸다.

이 설계를 실현 가능하게 만든 또 다른 발전은 인텔의 초기 동적 RAM(DRAM) 칩 작업이었다. 당시 시프트 레지스터는 저렴한 읽기 및 쓰기 메모리 장치 중 하나였다. 이들은 임의 접근을 허용하지 않으며, 대신 매 클럭 펄스마다 저장된 데이터를 셀 체인의 한 셀씩 이동시킨다. 프로세서가 각 비트가 레지스터를 통해 순환할 때까지 기다려야 한다면, 결과적인 유효 속도는 실용적이기에는 너무 낮을 것이다. 반면 DRAM은 저장된 모든 데이터에 임의 접근을 허용하면서도 용량이 두 배 정도로 저렴했다.

마지막으로, 호프는 프로그램 제어 칩의 복잡성의 대부분이 각 명령어가 별도로 구현되기 때문이라는 점을 주목했다. 그는 칩이 서브루틴 호출을 지원하고 가능한 경우 명령어를 서브루틴으로 구현하도록 제안했다. 응용 프로그램은 자연스럽게 4비트 설계를 제안했으며, 이는 계산기에서 사용되는 이진 코드화된 십진수(BCD) 값을 직접 조작할 수 있게 했다. 호프는 1969년 7월과 8월 동안 전체 설계 개념을 작업했지만, 부시컴 경영진이 그의 제안에 관심이 없는 것처럼 보였다.

마조르 합류
호프가 모르는 사이, 부시컴 팀은 그의 제안에 매우 관심이 있었다. 그러나 그들은 몇 가지 특정 문제에 대해 우려하고 있었다. 주요 문제 중 하나는 십진수 조정 및 키보드 처리를 서브루틴으로 구현하면 ROM 공간을 많이 차지할 것이라는 점이었다. 또 다른 문제는 설계에 인터럽트가 없어서 실시간 이벤트를 처리하기 어려울 것이라는 점이었다. 마지막으로, 4비트 BCD로 숫자를 저장하면 부호 및 소수점을 저장하기 위해 추가 메모리가 필요했다.

1969년 9월, 스탠리 마조르가 페어차일드에서 인텔로 합류했다. 호프와 마조르는 부시컴의 우려 사항에 대한 해결책을 빠르게 찾아냈다. 서브루틴의 복잡성을 해결하기 위해 마조르는 20바이트 길이의 인터프리터를 개발하여 동일한 매크로 명령어를 실행했다. 시마는 핀에 의해 트리거되는 새로운 인터럽트를 추가하여 키보드를 인터럽트 구동으로 만들 것을 제안했다. 그는 또한 서브루틴에서 복귀하는 명령어를 수정하여 누산기를 지우도록 했다.

가격 목표를 달성하기 위해 칩이 가능한 한 작고 리드 수가 적어야 했다. 데이터는 4비트이고 주소 공간은 12비트(4096바이트)였기 때문에 약 24개의 핀을 사용하지 않고는 직접 접근이 불가능했다. 이는 충분히 작지 않았기 때문에 설계는 16핀 듀얼 인라인 패키지(DIP) 레이아웃을 사용하고 단일 4라인 세트를 다중화했다. 이는 ROM에서 접근할 주소를 지정하는 데 세 클럭 사이클이 필요하고, 메모리에서 읽는 데 두 클럭 사이클이 필요함을 의미했다. 1MHz에서 실행하면 BCD 값에 대해 디지털당 약 80마이크로초의 수학 연산을 수행할 수 있었다.

인텔 4004 CPU와 부시컴 계산기의 회로 기판에 있는 관련 칩
인텔과 부시컴 간의 논의 결과, 7칩 부시컴 설계를 CPU, ROM, RAM 및 I/O(입출력) 장치로 구성된 4칩 인텔 제안으로 줄인 아키텍처가 탄생했다. 이 제안은 1969년 10월 방문한 부시컴 경영진 팀에게 제시되었다. 그들은 새로운 개념이 우수하다고 동의하고 인텔에게 개발을 시작할 수 있도록 허가했다. 호프는 계약이 설계에 대한 모든 권리를 부시컴에 할당한 것을 알고 화가 났다. 팀은 일본으로 돌아갔지만, 시마는 12월까지 캘리포니아에 남아 많은 서브루틴을 개발했다.

파진 합류
응용 연구 그룹에서 일했던 호프와 마조르는 실제 실리콘을 설계한 경험이 없었고, 설계 그룹은 이미 메모리 장치 개발로 과부하 상태였다. 1970년 4월, MOS 설계 그룹을 운영하던 레슬리 바다스는 페어차일드 반도체에서 페데리코 파진을 고용하여 프로젝트를 맡겼다. 파진은 이미 MOS 실리콘 게이트 기술의 전체 개발을 주도하고 이를 사용한 최초의 상업용 집적 회로(IC)를 설계하여 명성을 얻었다. 새로운 기술은 전체 반도체 시장을 변화시킬 예정이었다.

집적 회로는 트랜지스터와 저항기와 같은 여러 개별 구성 요소로 구성되며, 이는 기본 실리콘에 "도펀트"를 혼합하여 생산된다. 이는 일반적으로 칩을 화학 가스가 있는 상태에서 가열하여 표면에 확산시키는 방식으로 이루어진다. 이전에는 개별 구성 요소를 연결하여 회로를 만들기 위해 표면에 알루미늄 와이어를 증착했다. 알루미늄은 600도에서 녹고 실리콘은 1000도에서 녹기 때문에, 트레이스는 일반적으로 마지막 단계로 증착되어야 했으며, 이는 종종 생산 주기를 복잡하게 만들었다.

1967년, 벨 연구소는 금속 대신 실리콘으로 만든 셀프 얼라인드 게이트를 사용하여 MOS 트랜지스터를 만드는 방법에 대한 논문을 발표했다. 그러나 이러한 장치는 개념 증명에 불과했으며 IC를 만드는 데 사용할 수 없었다. 파진과 톰 클라인은 호기심에 불과했던 것을 가져와 신뢰할 수 있는 IC를 제작하는 데 필요한 전체 공정 기술을 개발했다. 파진은 또한 SGT로 제작된 최초의 IC인 페어차일드 3708을 설계하고 제작했으며, 이는 1968년 말에 처음 판매되었고 1969년 9월 전자공학 표지에 실렸다. 실리콘 게이트 기술은 또한 누설 전류를 100배 이상 줄여 DRAM(동적 랜덤 액세스 메모리)과 같은 정교한 동적 회로를 가능하게 했다. 또한 게이트에 사용된 고농도 실리콘이 상호 연결을 형성할 수 있게 하여 마이크로프로세서와 같은 랜덤 논리 IC의 회로 밀도를 크게 향상시켰다.

이 기술은 공정의 어느 단계에서든 상호 연결을 수행할 수 있게 했다. 더 중요한 것은 배선이 나머지 구성 요소를 만드는 데 사용된 동일한 장비를 사용하여 증착되었다는 점이다. 이는 다른 기계 유형 간의 배치 차이가 제거되었음을 의미했다. 이전에는 알루미늄이 실리콘 구성 요소에 닿도록 하기 위해 상호 연결이 필요 이상으로 커야 했으며, 이는 기계의 부정확성으로 인해 오프셋되었다. 이 문제가 제거되면서 회로를 훨씬 더 가깝게 배치할 수 있었고, 즉시 구성 요소의 밀도가 두 배로 증가하여 비용이 동일하게 줄어들었다. 또한 알루미늄 배선은 신호 속도를 제한하는 커패시터 역할을 했으며, 이를 제거하면 칩이 더 빠른 속도로 작동할 수 있었다.

인텔에서 파진은 이 셀프 얼라인드 게이트 공정을 사용하여 새로운 프로세서 설계를 시작했다. 파진이 인텔에 합류한 지 며칠 후, 시마가 일본에서 도착했다. 그는 자신이 12월에 떠난 이후 프로젝트에 대한 작업이 전혀 이루어지지 않았다는 사실에 실망했고, 원래 일정이 이제 불가능하다고 우려를 표명했다. 파진은 매일 밤 늦게까지 일하며 대응했고, 시마는 6개월 더 머물며 도왔다. 파진은 70~80시간에 달하는 작업 주간에 몰두했다. 필요한 회로 밀도를 달성하기 위해 추가적인 발전이 필요했다. 이러한 발전 중 하나는 실리콘 연결선을 구성 요소에 직접 연결할 수 있는 "매립 접촉"을 사용하는 것이었다. 또 다른 하나는 실리콘 게이트로 "부트스트랩 로드"를 추가하는 방법을 알아내는 것이었다. 이러한 두 가지 혁신이 없었다면 호프의 아키텍처는 단일 칩으로 실현될 수 없었을 것이다.

 

---

 

The Intel 4004, released in 1971 by Intel Corporation, was the first commercially available 4-bit central processing unit (CPU). Priced at $60 at the time (approximately $450 in 2023), it marked the beginning of Intel's long lineage of CPUs.

The 4004 was an early example of large-scale integration, demonstrating the superiority of MOS silicon gate technology (SGT). Compared to existing technologies, it integrated twice as many transistors on the same chip area and achieved five times the operating speed. This performance improvement enabled the realization of a single-chip CPU, replacing the previously used multi-chip CPUs. The innovative 4004 chip design served as a model for how to use SGT in complex logic and memory circuits, accelerating the adoption of SGT in the semiconductor industry. Federico Faggin, who originally developed SGT at Fairchild, designed the first commercial integrated circuit (IC) using the new technology, proving its excellence in analog and digital applications (Fairchild 3708, 1968). He later used SGT at Intel to achieve unprecedented integration in the 4004.

The project began in April 1969 when Busicom Corporation requested Intel to design a family of seven chips for electronic calculators. Three of these chips were specialized CPUs for various calculators. These CPUs were based on data stored in shift registers and instructions stored in ROM (read-only memory). Due to the complexity of the logic design of the three-chip CPUs, Marcian Hoff proposed a more traditional CPU architecture based on data stored in RAM (random access memory). This architecture was simpler, more versatile, and had the potential to be integrated into a single chip, reducing costs and improving speed. The design work started in April 1970 under the direction of Federico Faggin, with contributions to architecture and logic design from Masatoshi Shima. The first functional 4004 delivery was made in March 1971 to Busicom's 141-PF printing calculator engineering prototype, which is now exhibited at the Computer History Museum in Mountain View, California. General sales began in July 1971.

Thanks to several innovations developed by Faggin at Fairchild Semiconductor, the 4004 could be produced as a single chip. The key concept was using self-aligned gates made of polysilicon instead of metal, allowing components to be placed much closer together and operate at higher speeds. To make the 4004 possible, Faggin developed "bootstrap loading" and "buried contact," which were previously considered impossible with silicon gates, allowing direct connections to the source and drain of transistors without using metal. These innovations doubled circuit density and reduced costs by half, enabling the inclusion of 2,300 transistors on a single chip and achieving five times the speed compared to earlier MOS technologies using aluminum gates.

The 4004 design was improved in 1974 by Faggin into the Intel 4040. The naming convention continued with the 8-bit Intel 8008 and 8080.

 

Original Concept

In April 1969, Busicom requested Intel to design a new electronic calculator. They were based on the architecture of the 1965 Olivetti Programma 101, one of the world's first programmable calculators. A key difference was that Busicom's design aimed to replace the printed circuit boards filled with discrete components with integrated circuits, using solid-state shift registers instead of the costly magnetic wire used in the 101.

Unlike previous calculator designs, Busicom aimed to develop a universal processor concept for use in various applications such as cash registers and automatic teller machines, after introducing it in low-cost desktop printing calculators. The company was already producing calculators using TTL small-scale integrated logic ICs and was interested in reducing the number of chips using Intel's medium-scale integration (MSI) technology.

Intel had recently hired Marcian Hoff as the liaison between the two companies. At the end of June, Busicom engineers Masatoshi Shima, and his colleagues Masuda and Takayama, visited Intel to introduce their design. Although Hoff was initially only the contact person, he began to study the concept. Their initial proposal included seven ICs for program control, an arithmetic unit (ALU), timing, program ROM, shift registers for temporary memory, a printer controller, and I/O (input/output) control.

Hoff was concerned that the number of chips and the required interconnections between them would make it difficult to meet Busicom's price targets. Combining chips would reduce complexity and cost. He also worried that Intel, being a small company at the time, would not have enough design staff to handle seven separate chips simultaneously. He raised these concerns with upper management, and CEO Bob Noyce indicated support if a different approach seemed feasible.

 

Simplified Design

A key concept of Busicom's design was that program control and ALU were not limited to calculators. The ROM program converted it into a calculator. The original idea was that the company could produce various calculators using the same chip by varying the amount of shift register RAM and program ROM. Hoff noted that Busicom's instruction set architecture was very similar to that of general-purpose computers and began to consider whether a true general-purpose processor could be made affordable for use in calculators. When later asked where he got the idea for the first microprocessor's architecture, Hoff mentioned that he had "played around" with a mini-computer donated by the "British tractor company," which was actually an early PDP machine from Digital Equipment Corporation, and also credited some ideas to a brainstorming session in Japan where a woman from a women's university contributed ideas on breaking down the calculator into four parts.

Another development that made the design feasible was Intel's early work on dynamic RAM (DRAM) chips. At the time, shift registers were one of the few inexpensive read and write memory devices available. They did not allow random access but shifted stored data one cell at a time with each clock pulse. If the processor had to wait for each bit to circulate through the register, the resulting effective speed would be too low for practical use. In contrast, DRAM allowed random access to all stored data while being about twice as cheap for capacity.

Finally, Hoff noticed that much of the complexity of program control chips was due to each instruction being implemented separately. He proposed that the chip should support subroutine calls and implement instructions as subroutines wherever possible. Applications naturally suggested a 4-bit design, which could directly manipulate binary-coded decimal (BCD) values used in calculators. Hoff worked on the overall design concept during July and August 1969 but found that Busicom management seemed uninterested in his proposal.

 

Joining Major

Unknown to Hoff, Busicom's team was very interested in his proposal but had concerns about several specific issues. One major concern was that implementing decimal adjustments and keyboard processing as subroutines would occupy a significant amount of ROM space. Another issue was the lack of interrupts in the design, making real-time event handling difficult. Finally, storing numbers in 4-bit BCD required additional memory for storing signs and decimal points.

In September 1969, Stanley Mazor joined Intel from Fairchild. Hoff and Mazor quickly found solutions to Busicom's concerns. To address the complexity of subroutines, Mazor developed a 20-byte interpreter that executed the same macro instructions. Shima proposed adding new interrupts triggered by pins to make the keyboard interrupt-driven. He also modified the return-from-subroutine instruction to clear the accumulator.

To meet price targets, the chip had to be as small as possible with fewer leads. Since data was 4 bits and address space was 12 bits (4096 bytes), about 24 pins would be needed for direct access. This was not sufficiently small, so the design used a 16-pin dual inline package (DIP) layout and multiplexed a single 4-line set. This meant it took three clock cycles to specify an address in ROM and two clock cycles to read from memory. At 1 MHz, it could perform about 80 microseconds of mathematical operations per digital value in BCD.

 

Joining Faggin

While Hoff and Mazor had experience in research, neither had practical experience in silicon design, and the design group was already overloaded with memory device development. In April 1970, Leslie B. Batas of the MOS Design Group hired Federico Faggin from Fairchild Semiconductor to take over the project. Faggin was already well-known for leading the complete development of MOS silicon gate technology and designing the first commercial IC using the new technology. This new technology was expected to revolutionize the semiconductor market.

Integrated circuits are composed of multiple individual components like transistors and resistors, which are created by mixing "dopants" into the base silicon. This is typically achieved by heating the chip in a chemical gas to diffuse the dopants onto the surface. Previously, aluminum wires were deposited onto the surface to connect individual components to create circuits. Aluminum melts at 600 degrees Celsius, while silicon melts at 1000 degrees Celsius, so traces typically had to be deposited as a last step, complicating the production cycle.

In 1967, Bell Labs published a paper on using self-aligned gates made of silicon instead of metal for making MOS transistors. However, these devices were only proof-of-concept and not yet usable for making ICs. Faggin and Tom Klein took this concept and developed the complete process technology needed to produce reliable ICs. Faggin also designed and manufactured the first IC made with SGT, the Fairchild 3708, which first went on sale at the end of 1968 and was featured on the cover of Electronics magazine in September 1969. Silicon gate technology also enabled circuits like DRAM (dynamic random-access memory) with significantly reduced leakage current, making sophisticated dynamic circuits possible. Additionally, the high-concentration silicon used in gates allowed for increased circuit density for random logic ICs like microprocessors.

 

---

 

インテル4004は、1971年にインテルコーポレーションから発売された初の商業用4ビット中央処理装置（CPU）です。当時の価格は60ドル（2023年現在で約450ドル）で、インテルCPUの長い系譜の始まりを示すものでした。

4004は、大規模集積の初期の重要な例であり、MOSシリコンゲート技術（SGT）の優位性を示しました。既存の技術と比較して、同じチップ面積に2倍のトランジスタを統合し、5倍の動作速度を実現しました。この性能向上により、単一チップCPUの実現が可能となり、従来の多チップCPUに取って代わりました。革新的な4004チップ設計は、SGTを複雑な論理およびメモリ回路に使用する方法をモデルとして示し、世界の半導体産業におけるSGTの採用を加速させました。SGTを最初に開発したフェアチャイルドのフェデリコ・ファジンは、新技術を用いた最初の商業用集積回路（IC）を設計し、その優秀さをアナログおよびデジタル応用分野で証明しました（1968年のフェアチャイルド3708）。その後、インテルでSGTを使用して4004を作ることで、前例のない統合を達成しました。

このプロジェクトは1969年4月にブシコン・コーポレーションがインテルに対して電子計算機用の7つのチップファミリーの設計を依頼したことから始まりました。この中で3つのチップは、さまざまな計算機を作るために特化したCPUでした。これらのCPUは、シフトレジスタに保存されたデータとROM（読み取り専用メモリ）に保存された命令に基づいていました。3つのチップCPUの論理設計の複雑さから、マーチアン・ホフはRAM（ランダムアクセスメモリ）に保存されたデータに基づくより伝統的なCPUアーキテクチャを提案しました。このアーキテクチャははるかにシンプルで汎用性があり、単一チップに統合できる可能性があったため、コストを削減し速度を向上させることができました。設計は1970年4月にファジンの指揮のもとで始まり、アーキテクチャと論理設計にはマサトシ・シマが貢献しました。完全に動作する4004の最初の納品は1971年3月にブシコンの141-PF印刷計算機工学プロトタイプに行われ、現在はカリフォルニア州マウンテンビューのコンピュータ歴史博物館に展示されています。一般販売は1971年7月に開始されました。

フェアチャイルドセミコンダクターでのファジンの数々の革新により、4004は単一チップで生産できるようになりました。主要な概念は、金属の代わりにポリシリコンで作られたセルフアライメントゲートを使用することで、これによりコンポーネントをはるかに近くに配置でき、より高い速度で動作させることができました。4004を可能にするために、ファジンはシリコンゲートでは不可能だと考えられていた「ブートストラップロード」と金属を使用せずにトランジスタのソースとドレインにシリコンゲートを直接接続できる「埋め込みコンタクト」を開発しました。これらの革新により、回路密度は2倍になり、コストは半分に削減され、単一チップに2300個のトランジスタを含むことができ、以前のアルミゲートを使用するMOS技術よりも5倍の速度で動作することができました。

4004の設計は1974年にファジンによってインテル4040に改良されました。命名法は、8ビット設計のインテル8008および8080に続きました。

歴史

元々のコンセプト

1969年4月、ブシコンはインテルに新しい電子計算機の設計を依頼しました。彼らは1965年のオリベッティ・プログラムマ101という世界初のプログラム可能な計算機のアーキテクチャに基づいていました。主な違いは、ブシコンの設計が個別のコンポーネントで満たされた印刷回路基板を集積回路で置き換え、101の高コストな磁気変形ワイヤーの代わりに固体状態のシフトレジスタをメモリとして使用するという点でした。

従来の計算機設計とは異なり、ブシコンは低コストのデスクトップ印刷計算機に導入した後、現金登録機や自動現金引き出し機などの他の用途でも同じ設計を使用することを目指しました。会社はすでにTTL小規模統合論理ICを使用した計算機を生産しており、インテルの中規模統合（MSI）技術を使用してチップ数を削減することに関心がありました。

インテルは最近、マーチアン・ホフを両社間の連絡担当者として雇いました。6月末には、ブシコンのエンジニア3人（マサトシ・シマと彼の同僚のマスダ、タカヤマ）がインテルを訪問し、設計を紹介しました。ホフは当初、連絡担当者としてのみ指定されていましたが、彼はその概念を研究し始めました。彼らの初期の提案には、プログラム制御、算術装置（ALU）、タイミング、プログラムROM、シフトレジスタによる一時メモリ、プリンターコントローラー、I/O（入力/出力）制御のための7つのICが含まれていました。

ホフは、チップ数とチップ間の必要な相互接続がブシコンの価格目標を達成するのを難しくするだろうと懸念しました。チップを組み合わせることで、複雑さとコストが削減されるだろうと考えました。彼はまた、当時の小さなインテルが同時に7つの異なるチップを作成するための設計スタッフを十分に持っていないと心配していました。彼はこれらの懸念を上層部に提起し、CEOのボブ・ノイエスは、異なるアプローチが可能であればサポートすると述べました。

簡素化された設計

ブシコンの設計の核心概念は、プログラム制御とALUが計算機市場に限定されていないことでした。ROMにあるプログラムが計算機に変換しました。元々のアイデアは、シフトレジスタRAMとプログラムROMの量を変えることで、同じチップを使用してさまざまな計算機を生産できるというものでした。ホフは、ブシコンの命令セットアーキテクチャが一般的なコンピュータと非常に似ていることに注目し、計算機用に手頃な価格で真の汎用プロセッサを作れるかどうかを考え始めました。後に、最初のマイクロプロセッサのアーキテクチャに関するアイデアをどこで得たかと尋ねられたとき、ホフは「イギリスのトラクター会社」であるDEC（デジタル・イクイップメント・コーポレーション）のミニコンピュータで「少し遊んだ」と述べました。また、計算機を4つの部分に分けるアイデアは、日本で行われたブレインストーミング会議で、名前のない女性から得たとも言われています。

この設計を実現可能にしたもう一つの進展は、インテルの初期の動的RAM（DRAM）チップの作業です。当時、シフトレジスタは安価な読み書き可能なメモリデバイスの一つであり、データをランダムにアクセスすることはできませんでした。プロセッサが各ビットがレジスタを循環するのを待たなければならないと、実効速度は実用的なものにはなりませんでした。それに対して、DRAMは全ての保存データにランダムアクセスができ、容量あたりのコストも約2倍安価でした。

最後に、ホフはプログラム制御チップの複雑さの多くが、各命令が別々に実装されることに起因していると気付きました。彼は、チップがサブルーチン呼び出しをサポートし、可能な限り命令をサブルーチンとして実装するべきだと提案しました。アプリケーションは自然に4ビット設計を提案し、計算機で使用される2進化10進（BCD）値を直接操作できました。ホフは設計の全体的な概念に取り組みましたが、ブシコン管理陣は彼の提案に関心がないように見えました。

ファジンの参加

ホフとマザーは研究経験はあったものの、実際のシリコン設計の経験が不足しており、設計グループはすでにメモリデバイス開発で過負荷状態でした。1970年4月、MOSデザイングループのレズリー・B・バタスがフェアチャイルドセミコンダクターからフェデリコ・ファジンを雇いました。ファジンは、シリコンゲート技術の完全な開発を主導し、新技術を使用して初めて商業用ICを設計したことで既に広く知られていました。この新技術は、半導体市場を革命することが期待されていました。

集積回路は、トランジスタや抵抗器などの複数の個別コンポーネントから構成されており、これらは「ドーパント」をベースのシリコンに混ぜることで作成されます。通常、これは化学ガスでチップを加熱し、ドーパントを表面に拡散させることで実現されます。従来は、アルミニウムワイヤーが表面に堆積され、個々のコンポーネントを接続するための回路が作られていました。アルミニウムの融点は600度、シリコンの融点は1000度であるため、トレースは通常最後のステップで堆積され、製造サイクルが複雑になっていました。

1967年、ベル研究所はMOSトランジスタを作るために金属の代わりにシリコンで作られたセルフアライメントゲートを使用することについての論文を発表しました。しかし、これらのデバイスは概念実証であり、まだIC製造には適していませんでした。ファジンとトム・クラインはこの概念を取り入れ、信頼性のあるICを生産するために必要な完全なプロセステクノロジーを開発しました。ファジンはまた、フェアチャイルド3708という新技術を使用して設計した初のICを製造し、1968年末に販売され、1969年9月には「エレクトロニクス」誌の表紙にも登場しました。シリコンゲート技術は、集積回路の設計を可能にし、動的な回路が実現可能な大きな回路密度をもたらしました。